Устройство для исследования функционального состояния сердечно-сосудистой системы

Авторы патента:

ФИЛАТОВ ВЛАДИМИР НИКОЛАЕВИЧ

РУКОВЧУК ВЛАДИМИР ПАВЛОВИЧ

НЕПОЧАТОВ ОЛЕГ НИКОЛАЕВИЧ

НОВИКОВ ВЯЧЕСЛАВ МИХАЙЛОВИЧ

МОЛОДЦОВ ВАЛЕРИЙ НИКОЛАЕВИЧ

Цель изобретения - повышение достоверности измерения гемодинамических параметров путем уменьшения погрешности измерения. связанной с наличием сердечной аритмии - достигается тем, что с помош,ью коммутатора-распределителя и двухканального блока памяти информация от сцинтилляционного датчика накапливается в течение всего периода сердечного цикла. Одновременно в измерителе длины интервала (счетчике. заполняемом стандартной частотой /i от синхронизатора) определяется число импульсов стандартной частоты f, приходящихся на интервал измерения ДГ. Число интервалов ДГ, на которые разбивается весь период сердечного цикла, определяется экспериментатором заранее. В следующем цикле из ОДНОГО канала блока памяти информация считывается по интервалам ДТ стандартной частотой /2

yg4 А61 В6 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlQ ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4107330/28-14 (22) 04.08.86 (46) 30.01.89. Бюл. № 4 (71) Ленинградский институт авиационного приборостроения (72) О. С. Астратов, А. Ю. Гулевитский, О. А. Ковалев, В. В. Леонтьев, В. Н. Молодцов, В. М. Новиков, О. Н. Непочатов, В. П. Руковчук и В. Н. Филатов (53) 615.475 (088.8) (56) Тищенко Ф. М. Диагностическое и лечебное применение радиоактивных изотопов.

Киев: Здоровье, 1976, с. 102. (54) УСТРОЙСТВО ДЛЯ ИССЛЕДОВАНИЯ ФУНКЦИОНАЛЬНОГО СОСТОЯНИЯ

СЕРДЕЧНО-СОСУДИСТОЙ СИСТЕМЫ (57) Цель изобретения — повышение достоверности измерения гемодинамических параметров путем уменьшения погрешности измерения, связанной с наличием сердечной аритИзобретение относится к медицинской технике, а именно к средствам диагностики и контроля нормальной и патологической физиологии сердечно-сосудистой системы.

Цель изобретения — повышение достоверности измерения гемодинамических параметров путем уменьшения погрешности измерения, связанной с наличием сердечной аритмии.

На фиг. 1 представлена структурная схе- 10 ма устройства; на фиг. 2 — эпюры цикла сердечной деятельности; на фиг. 3 — структурная схема синхронизатора; на фиг. 4 -— структурная схема формирователя интервала; на фиг. 5 — структурная схема нако- 5 пителя; на фиг. 6 — структурная схема блока регистрации; на фиг. 7 — структурная схе„„SU„„1454391 А1 мии — достигается тем, что с помощью коммутатора-распределителя и двухканального блока памяти информация от сцинтилляционного датчика накапливается в течение всего периода сердечного цикла. Одновременно в измерителе длины интервала (счетчике, заполняемом стандартной частотой fi от синхронизатора) определяется число импульсов стандартной частоты f, приходящихся на интервал измерения AT. Число интервалов AT, на которые разбивается весь период сердечного цикла, определяется экспериментатором заранее. В следующем цикле из одного канала блока памяти информация считывается по интервалам AT стандартной частотой fgf )fi) и заносится в нако.питель, а во второй канал памяти записывается информация текущего цикла. Информация, накопленная в накопителе за 250—

300 циклов, может быть считана по каж- дому интервалу AT и усреднена по циклам.

9 ил. ма коммутатора-распределителя; на фиг. 8— структурная схема двухканального блока памяти; на фиг. 9 — структурная схема измерителя длины интервала.

Устройство для исследования функционального состояния сердечно-сосудистой системы содержит последовательно соединенные синхронизатор 1, формирователь 2 интервала, накопитель 3 и блок 4 регистрации, а также триггер 5 и счетчик 6 реализаций, входы которых объединены и являются управляющим входом устройства, которым служит выход электрокардиографа, а выход счетчика 6 реализаций соединен с вторым входом блока 4 регистрации. Устройство также содержит коммутатор-распределитель 7, который последовательно соединен с двухканальным блоком 8 памяти, причем первым

1454391

55 входом коммутатора-распределителя 7 является первый выход синхронизатора 1, втор»iM входом — второй выход синхронизап/pa l, третьим входом — выход триггера 5. Второй выход коммутатора-распределителя 7 соединен с вторым входом двухканального блока 8 памяти, третьим входом двухканального блока 8 памяти является выход триггера 5, а четвертый его вход является информационным входом устройства, кот рым служит выход сцинтилляционного датч ка, Выход двухканального блока 8 памят соединен с вторым входом накопителя 3.

Т етий и четвертый выходы коммутаторар спределителя 7 являются первым и вторым в одами измерителя 9 длины интервала, соотв тственно третьим входом измерителя 9 длин11 интервала является выход триггера 5.

Выход измерителя 9 длины интервала являетф вторым входом формирователя 2 интерв ла.

Синхронизатор 1 содержит последоват льно соединенные задающий генератор 10 и делитель 11 частоты, первый и второй в ходы последнего являются первым и вторым выходами синхронизатора 1.

Формирователь 2 интервала содержит с етчик 12, первый вход которого является первым входом формирователя 2 интервала, а выход соединен с первым входом схемы 13 совпадения кодов, выход которой одновременно является выходом формирователя 2 и вторым входом счетчика 12. Вто1 ой вход схемы 13 совпадения кодов являетс вторым входом формирователя 2.

В состав накопителя 3 входят последова1 льно соединенные счетчик 14 информации, мматор 15 и первый элемент 16 памяти, торой вход которого соединен с выходом

I ервого счетчика 17 адреса. Выход первого. 1емента 16 памяти соединен с входом сум атора 15 и является выходом накопителя 3.

Il ервый вход блока 3 является входом пер ого счетчика 17 адреса и вторым входом счетчика 14 информации. Первый вход счетчика 14 информации является вторым входом блока 3.

Блок 4 регистрации состоит из первого р1ндикатора 18 и второго индикатора 19, Входы которых являются соответственно первым и вторым входами блока 4.

Коммутатор-распределитель 7 содержит первый элемент И 20, выход которого соединен с первым входом первого элемен; а ИЛИ 21, второй вход которого соединен с выходом второго элемента И 22. Выход первого элемента ИЛИ 21 является первым выходом блока 7. Первый вход коммутаторараспределителя 7 является первым входом первого элемента И 20 и первым входом третьего элемента И 23. Второй вход блока 7 является первым входом второго элемента

И 22 и первым входом четвертого элемента И 24, первым входом пятого элемента И 25